Technologies for the integration of Through Silicon Vias in MEMS packages

Ein vertikales Stapeln von Si-Chips stellt eine neue Möglichkeit zur Erhöhung der Bauelemente-Integrationsdichte in Gehäusen dar. Chips werden dafür aufeinander platziert, fixiert und untereinander durch vertiakle Durchführungen (Through Silion Vias) verbunden. In dieser Arbeit wird ein neuer Ansatz zur Integration von Through Silicon Vias in 3D MEMS - Aufbauten diskutiert.

Rechte

Nutzung und Vervielfältigung:

Keine Lizenz. Es gelten die Bestimmungen des deutschen Urheberrechts (UrhG).

Bitte beachten Sie, dass einzelne Bestandteile der Publikation anderweitigen Lizenz- bzw. urheberrechtlichen Bedingungen unterliegen können.

Zitieren

Zitierform:
Zitierform konnte nicht geladen werden.